Home Come funziona il Computer Esecuzione superscalare

Esecuzione superscalare PDF Stampa
Domenica 27 Aprile 2014 16:56

La quinta generazione di processori Pentium e le soluzioni successive hanno diverse pipeline interne per l'esecuzione di istruzioni, che consentono di far girare più istruzioni contemporaneamente. I chip 486 e precedenti possono eseguire una singola istruzione alla volta. Intel definisce la capacità di eseguire più istruzioni alla volta tecnologia "superscalare".

L'architettura superscalare era inizialmente associata ai chip RISC. Un chip RISC ha un set di istruzioni meno complicato, con istruzioni più semplici e di minor numero. Anche se ogni istruzione ha minore impatto, la frequenza generale può essere più alta, e questo solitamente aumenta le prestazioni. Il Pentium è uno dei primi chip CISC (complex instruction set computer) a essere considerato superscalare. Un chip CISC usa un set di istruzioni più completo e ricco, che ha istruzioni più complesse. Per fare un esempio, diciamo che volete istruire un robot ad avvitare una lampadina. Usando le istruzioni CISC, dovreste impartire queste istruzioni:

  • Prendi la lampadina.
  • Inseriscila nelle cavità.
  • Ruotala in senso orario fino a quando è stretta.

Usando istruzioni RISC, dovreste invece dire al robot quanto segue:

  • Abbassa la mano.
  • Predi la lampadina.
  • Alza la mano.
  • Inserisci la lampadina nelle cavità.
  • Ruotala in senso orario per un giro.
  • La lampadina è stretta? Se non lo è, ripeti il passo 5.
  • Fine.

Complessivamente sono necessarie molte più istruzioni RISC per compiere un determinato lavoro, dato che ogni istruzione è più semplice e svolge meno operazioni. Il vantaggio è ci sono generalmente meno comandi con cui il robot (o il processore) ha a che fare e può eseguire comandi singoli più rapidamente, e così nella maggior parte dei casi esegue un'operazione completa (o programma) più rapidamente. Il dibattito spesso si centra su cosa sia meglio tra RISC o CISC, ma in realtà non ci sono chip RISC o CISC puri - è solo una questione di definizioni e le differenze sono alquanto arbitrarie. I processori Intel e compatibili sono normalmente considerati chip CISC, anche se la quinta versione e le successive hanno molti attributi RISC e internamente suddividono istruzioni CISC in versioni RISC.

Nota: i processori ARM usati dai tablet Windows RT sono processori RISC. Windows RT usa la stessa interfaccia a tile di Windows 8, ma il software x86 non è compatibile con Windows RT.

Continua a leggere: Tecnologia MMX: SSE e 3DNow!

VIA

miglior sito

Ultimo aggiornamento Domenica 27 Aprile 2014 17:19
 
Altri Articoli :

» Architettura Dual Independant Bus

// // L'architettura Dual Independent Bus (DIB) è stata implementata per la prima volta nei processori di sesta generazione di Intel e AMD. DIB fu creata per migliorare il bandwidth e le prestazioni del bus del processore. Avendo due bus di I/O...

» Dynamic Execution

// // Usata per la prima volta nei processori P6 (o di sesta generazione) di Intel, l'esecuzione dinamica consentiva al processore di eseguire più istruzioni in parallelo, in modo da completare le operazioni più rapidamente. La tecnologia è...

» Tecnologia MMX: SSE e 3DNow!

// // La tecnologia MMX era originariamente nota come multimedia extensions o matrix math extensions. Intel afferma ufficialmente che non si tratta di un acronimo; una delle due definizioni precedenti potrebbe essere quella giusta. Questa tecnologia...

» Caratteristiche del processore

// // L'arrivo di nuovi microprocessori, la maggior parte delle volte, porta con sé nuove caratteristiche per migliorare le prestazioni con applicazioni specifiche o la stabilità complessiva del processore. Nelle prossime pagine daremo uno sguardo...

» Che cos' è il BIOS e quando dovresti usarlo?

// // // Il BIOS del computer è essenziale per il funzionamento del pc, anche se rimane dietro le quinte, infatti questo strumento nascosto contiene le istruzioni necessarie all'avvio del sistema.Che cosa è il BIOSBIOS è l'acronimo di Basic...

Aggiungi commento


Codice di sicurezza
Aggiorna